Rs триггер принцип работы

RS-триггер. Принцип работы RS-триггера. Схема

RS-триггер. Принцип работы RS-триггера. Схема - изображение 1 - изображение 1

RS-триггер представляет собой простейший управляющий автомат, реализованный обычно в виде цифровой электронной схемы, относящийся к классу последовательностных схем. Как известно, в цифровой схемотехнике к функциональным устройствам последовательностного типа относятся регистры, счетчики, генераторы чисел и управляющие автоматы, включая триггеры разных видов.

Место триггеров в цифровой схемотехнике

В отличие от комбинационных логических схем, которые изменяют состояние в зависимости от фактических сигналов, поданных на их входы в определенное время, последовательностные логические имеют некоторую форму присущей им встроенной «памяти», так что они могут учитывать как предыдущее, так и фактическое состояние их входов и выходов. Общая структурная схема последовательностного устройства показана ниже.

Место триггеров в цифровой схемотехнике - фото 2 - изображение 2

RS-триггер как цифровой управляющий автомат включает собственно память и комбинационную схему управления на типовых лигических элементах, реализующую его входной логический алгоритм. Если рассматривать эту схему применительно к простейшим схемам триггеров, то они не имеют структурно выделенной памяти в виде какой-то специализированной микросхемы или схемного узла. Память триггера существует на уровне функции, она словно встроена в алгоритм работы его комбинационной схемы управления. Проявлением этой «памяти» является так называемая бистабильность триггера, выходы которого могут находиться в одном из двух основных состояний: логической единицы (далее - 1) или логического нуля (далее - 0). Установившиеся значения своих выходов триггер запоминает («защелкивает» их) и сохраняет, пока не возникнет очередное изменение его входных сигналов.

Классификация

Если стандартные логические элементы являются строительными блоками комбинационных схем, бистабильные схемы, включая и RS-триггер, являются основными компонентами построения последовательностных логических устройств, таких, как регистры хранения данных, регистры сдвига, устройства памяти или счетчики. В любом случае рассматриваемые триггеры (разумеется, как и все последовательностные схемы) могут быть выполнены в виде следующих основных типов:

1. Асинхронный RS-триггер – схема, которая изменяет состояние сразу при изменении входных сигналов. Для рассматриваемого типа устройств ими являются сигналы на информационных входах R (сброс) и S (установка). Согласно установившейся практике, соответствующие входы называют так же, как и сигналы на них.

2. Синхронный RS-триггер, управляемый статически, работа которого синхронизирована с уровнем определенного тактового сигнала.

3. Триггер по п.2 с динамическим управлением, работа которого синхронизирована с моментами появления фронтов (или спадов) тактового сигнала.

Таким образом, если изменения состояния выходов происходят только при наличии тактового сигнала, который подается на отдельный тактовый вход C, то триггер является синхронным. В противном случае схема считается асинхронной. Чтобы сохранить свое текущее состояние, последовательностные схемы используют обратную связь, т. е. передачу части выходного сигнала на ее вход.

RS-триггер на логических элементах

Простейший способ его сделать – соединить вместе пару двухвходовых логических элементов И-НЕ. При этом обратная связь с выхода одного элемента подается на вход другого (см. схему ниже).

Классификация - фото 3 - изображение 3

Как правило, в данной схеме входные сигналы показывают инверсными (с верхним подчеркиванием), хотя в дальнейшем при анализе работы используют обозначения прямых (неинвертированных) входов. Это сильно затрудняет понимание логики работы триггера. Поэтому мы не будем вводить инвертирование входов на этапе рассмотрения работы схемы на элементах И-НЕ, а учтем это в дальнейшем при ее модификации.

Сколько входов и выходов имеет RS-триггер? Из схемы выше видно, что он содержит S-вход и R-вход, которые служат, соответственно, для установки и сброса схемы, а также прямой Q и инверсный Q̃ выходы. Но данный простейший триггер относится к виду асинхронных, его условное обозначение показано ниже.

RS-триггер на логических элементах - фото 4 - изображение 4

В синхронном устройстве имеется еще и вход C для тактовых импульсов.

Состояние «Установлен»

Рассмотрим, как происходит работа RS-триггера в этом состоянии, задаваемом значениями R = 0 и S = 1. Поскольку на вход R элемента И-НЕ Y подан уровень 0, то Q̃ =1 (логика И-НЕ). С выхода Y сигнал Q̃ также подан обратно на элемент X (вход "A"). Поскольку S = A = 1, то Q = 0.

Если устанавливается R = 1, а вход S по-прежнему равен 1, то на входах Y имеем B = 0 и R = 1, а его выход Q̃ =1, т. е. он не изменился. Итак, если S = 1, то RS-схема триггера «защелкивается» в состоянии «Установлен» Q = 0 и Q̃ = 1, а смена сигнала R его не изменяет.

Состояние «Сброшен»

В этом втором устойчивом состоянии Q̃ = 0, а Q = 1, и задается оно входами R = 1 и S = 0. Поскольку у элемента Х вход S = 0, то его выход Q =1 (логика И-НЕ). Сигнал Q подается обратно на элемент Y (вход "В"), и так как R = B = 1, то Q̃ = 0.

Если S становится равен 1 при R = 1, то Q̃ остается равен лог 0, т. е. он не изменяется. Итак, при R =1 схема триггера снова «защелкивается» в состоянии «Сброшен» Q̃ = 0 и Q = 1, сохраняемом при любом сигнале S.

Сводим результаты в таблицу

Мы можем определить состояние сигналов Q и Q̃ по следующей таблице истинности:

RS-триггеры

Состояние «Установлен» - фото 5 - изображение 5

Логические устройства вычислительной техники

Что же такое RS-триггеры? В моем понимании — это устройства, которые могут принимать одно из двух состояний. На основании этого можно сделать вывод, что этот логический элемент может хранить один бит информации (грубо говоря, ноль или единицу). Существуют некоторые типы данного вида RS-триггеров. Давайте рассмотрим один из них:

Асинхронный RS-триггер

Имеет два входа “R» и «S” и два выхода, как правило это “Q” и “не Q” (т.е. инверсный) . Лично я запомнил, какой элемент для чего, после того, когда узнал, что R – это “RESET” (что означает “сброс”) и “S” – это “SET” (что означает установка). Принимая во внимание изложенную информацию можно указать, что при подаче сигнала (единица) на “S” на выходе “Q” устанавливается единица, а при подаче единицы на “R” приводит к сбросу единицы на выходе “Q” и установки на нем нуля. Рассмотрим работу на базе элементов “2ИЛИ-НЕ” и “2И-НЕ”. Для этого используем графическое изображение этих элементов.

Состояние «Сброшен» - изображение 6 - изображение 6

Сводим результаты в таблицу - фото 7 - изображение 7

Итак, разберем принцип работы RS-триггера на базе элементов “2ИЛИ-НЕ”. В начальном положении, когда на R и S отсутствуют сигналы (логический “0”), на выходе “Q” присутствует также “0” или “1” – это исходное состояние. Выглядит это так:

RS-триггеры - фотография 8 - изображение 8

Далее подадим на “S” логическуюединицу и получим на выходе “Q” также единицу. Будет выглядеть это так.

Логические триггеры: схемы, классификация, устройство, назначение, применение - фотография 9 - изображение 9

Следующим шагом подадим логическую единицу на “R” и уже на “Q” получим “0”. Изобразим это на рисунке.

Классификация триггеров: - фото 10 - изображение 10

Более наглядную работу RS-триггера на элементах 2ИЛИ-НЕ можно продемонстрировать, изобразив таблицу истинности. Вот так она выглядит.

Различие триггеров по функциональным возможностям - фото 11 - изображение 11

Сейчас рассмотрим работу на элементах 2И-НЕ. Выглядит она аналогично, как и на элементах 2ИЛИ-НЕ с той лишь разницей, что активным уровнем является не “1”как в предыдущем случае, а “0”. Убедимся в этом, используя рисунок и таблицу истинности.

Асинхронный RS-триггер - фото 12 - изображение 12

Асинхронным триггерам свойственно такое явление как присутствие “гонок”, что это? Это не одновременное или даже не согласованное по времени поступление информации на входы. Это приводит к наложению одного сигнала на другой. Чем это вызвано? А вызвано это разным временем быстродействия элементов, через которые проходит сигнал, прежде чем попасть на входы триггера, в данном случае на “R” или “S”. Покажем это явление на диаграмме.

Синхронный RS-триггер - фотография 13 - изображение 13

Чтобы избавиться от этого явления, был придуман вариант подачи синхросигнала и асинхронный триггер превратился в синхронный.

Синхронные RS–триггеры

Этот вид логического устройства отличается от рассмотренного выше тем, что у него помимо входов “R” и “S” присутствует и третий “C”, на который подаются синхроимпульсы. Без этих импульсов информация на “R” и ”S” восприниматься не будет. Схему синхронного RSтриггера и диаграмму работы изобразим графически.

Триггер типа MS - фотография 14 - изображение 14

Из диаграммы видно, что в данном случае срабатывание происходит по переднему фронту (но бывает и по спаду) синхроимпульса.

Передний фронт синхроимпульса – это участок прямоугольного импульса, где происходит его возрастание.

Спад синхроимпульса – это участок спада синхроимпульса.

Именно здесь сделаем небольшое отступление и укажем, что бывают триггеры динамические и статические и соответственно со статическим и динамическим управлением. Чем они отличаются? Объясним максимально просто.

Динамические триггеры – на выходах, которых присутствуют либо непрерывная последовательность импульсов определенной частоты, либо ее отсутствие. (Напоминает управляемый генератор).

Статические триггеры– на выходах которых присутствуют неизменный уровень напряжения, либо его отсутствие.

Со статическим управлением – восприятие сигналов на информационных входах происходит только при подаче на “С” логической единицы (логического нуля).

С динамическим управлением – восприятие сигналов на информационных входах происходят в моменты перепада сигнала на “С”(Передний фронт синхроимпульса или спад синхроимпульса).

Если логические функции входов зависят от его выходов, то целесообразно использовать более рациональную конструкцию элементов.

Логические триггеры: схемы, классификация, устройство, назначение, применение

JK-триггер - изображение 15 - изображение 15

Триггер — простейшее последовательностное устройство, которое может находиться в одном из двух возможных состояний и переходить из одного состояния в другое под воздействием входных сигналов. Триггер является базовым элементом последовательностных логических устройств. Входы триггера разделяют на информационные и управляющие (вспомогательные). Это разделение в значительной степени условно. Информационные входы используются для управления состоянием триггера. Управляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхронизации.

{xtypo_quote}Триггеры могут иметь 2 выхода: прямой Q и инверсный Q.{/xtypo_quote}

Триггеры классифицируют по различным признакам, поэтому существует достаточно большое число классификаций. К сожалению, эти классификации не образуют стройной системы, но инженеру необходимо их знать.

Классификация триггеров:

● способу приема информации;

● принципу построения;

● функциональным возможностям.

Различают асинхронные и синхронные триггеры.

Асинхронный триггер — изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.

Синхронные триггеры — реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации C (от англ. clock). Этот вход также обозначают терминами «строб», «такт».

Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации C. Статические триггеры воспринимают информационные сигналы при подаче на вход C логической единицы (прямой вход) или логического нуля (инверсный вход). Динамические триггеры воспринимают информационные сигналы при изменении (перепаде) сигнала на входе C от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).

Статические триггеры в свою очередь подразделяют на одноступенчатые (однотактные) и двухступенчатые (двухтактные). В одноступенчатом триггере имеется одна ступень запоминания информации, а в двухступенчатом — две такие ступени. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе. Двухступенчатый триггер обозначают через ТТ.

Различие триггеров по функциональным возможностям

● с раздельной установкой состояния 0 и 1 (RS-триггеры);

● универсальные (JK-триггеры);

● с приемом информации по одному входу D (D-триггеры, или триггеры задержки);

● со счетным входом Т (Т-триггеры).

Входы триггеров обычно обозначают следующим образом:

S — вход для установки в состояние «1»;

R — вход для установки в состояние «0»;

J — вход для установки в состояние «1» в универсальном триггере;

К — вход для установки в состояние «0» в универсальном триггере;

Т — счетный (общий) вход;

D — вход для установки в состояние «1» или в состояние «0»;

V — дополнительный управляющий вход для разрешения приема информации (иногда используют букву Е вместо V).

Рассмотрим некоторые типы триггеров и их реализацию на логических элементах.

Асинхронный RS-триггер

Обратимся к асинхронному RS-триггеру, имеющему условное графическое обозначение, приведенное на рис. 3.54. 

D-триггер - фотография 16 - изображение 16

рис. 3.54 turion

{xtypo_quote}Триггер имеет два информационных входа: S (от англ. set) и R (от англ. reset). {/xtypo_quote}

Закон функционирования триггеров удобно описывать таблицей переходов, которую иногда также называют таблицей истинности (рис. 3.55). Через S’, R’, Q’ обозначены соответствующие логические сигналы, имеющие место в некоторый момент времени t, а через Qt + 1 — выходной сигнал в следующий момент времени t+1. Комбинацию входных сигналов S’ = l, R’ =1 часто называют запрещенной, так как после нее триггер оказывается в состоянии (1 или 0), предсказать которое заранее невозможно. Подобных ситуаций нужно избегать.

Т-триггер - фото 17 - изображение 17

рис. 3.55 turion

Рассматриваемый триггер может быть реализован на двух элементах ИЛИ-НЕ (рис. 3.56).

RS-триггер. Принцип работы, функциональные схемы, таблица переходов - фото 18 - изображение 18

рис. 3.56 turion

Необходимо убедиться, что эта схема функционирует в полном соответствии с приведенной выше таблицей переходов.

Микросхема К564ТР2 содержит 4 асинхронных RS-триггера и один управляющий вход (рис. 3.57).

Триггеры - фотография 19 - изображение 19

рис. 3.57 turion

При подаче на вход V низкого уровня выходы триггеров отключаются от выводов микросхем и переходят в третье так называемое высокоимпедансное состояние. При подаче на вход V логического сигнала «1» триггеры работают в соответствии с вышеприведенной таблицей переходов.

В асинхронном RS-триггере на элементах И-НЕ переключение производится логическим «0», подаваемым на вход R или S, т. е. реализуется обратная рассмотренной ранее таблица переходов (рис. 3.58). Запрещенная комбинация соответствует логическим «0» на обоих входах.

Принцип работы RS-триггера — видео - изображение 20 - изображение 20

рис. 3.58 turion

Синхронный RS-триггер

Рассмотрим синхронный RS-триггер (рис. 3.59).

Билет №14. Триггеры. Синхронный и асинхронный RS-триггеры. Назначение. УГО. Схема реализации. - изображение 21 - изображение 21

рис. 3.59 turion

Если на входе С — логический «0», то и на выходе верхнего входного элемента «И-НЕ», и на выходе нижнего будет логическая «1». А это, как отмечалось выше, обеспечивает хранение информации. Таким образом, если на входе С — логический «0», то воздействие на входы R, S не приводит к изменению состояния триггера. Если же на вход синхронизации С подана логическая единица, то схема реагирует на входные сигналы точно так же, как и рассмотренная ранее (рис. 3.56).

Триггер типа MS

Рассмотрим принцип построения двухступенчатого триггера, который называют также триггером типа MS (от англ. master, slave, что переводят обычно как «ведущий» и «ведомый»). Его упрощенная структурная схема приведена на рис. 3.60. В схеме имеются два одноступенчатых триггера (ведущий М и ведомый S) и два электронных ключа (Кл1 и Кл2).

RS-триггер - изображение 22 - изображение 22

рис. 3.60 turion

Временная диаграмма сигнала синхронизации, поясняющая работу триггера, приведена на рис. 3.61.

Триггеры. Практическая часть - фото 23 - изображение 23

рис. 3.61 turion

Рассмотрим ряд временных интервалов указанной диаграммы:

t < ta — ведущий триггер отключен от информационных входов, ведомый триггер подключен к ведущему;

ta < t < tb — ведущий триггер отключен от информационных входов, ведомый триггер отключен от ведущего;

tb < t < tc — ведущий триггер подключен к информационным входам, ведомый триггер отключен от ведущего. В ведущий триггер записывается информация, поданная на входы;

tc < t < td — ведущий триггер отключен от информационных входов, ведомый триггер отключен от ведущего;

td < t — ведущий триггер отключен от информационных входов, ведомый триггер подключен к ведущему, информация из ведущего триггера переписывается в ведомый. Это происходит сразу после момента времени td и означает, что фактически двухступенчатый триггер срабатывает при изменении сигнала синхронизации от 1 к 0. При этом выходные сигналы определяются теми входными информационными сигналами, которые имели место непосредственно перед отрицательным фронтом сигнала синхронизации.

JK-триггер

Рассмотрим JK-триггер (от англ. jump иkeep), отличающийся от рассмотренного RS-триггера тем, что появление на обоих информационных входах (J и К) логических единиц (для прямых входов) приводит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной.

{xtypo_quote}В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет вход J, а роль входа R — вход К.{/xtypo_quote}

JK-триггеры реализуют в виде триггеров типа MS или в виде динамических триггеров (т. е. JK-триггеры являются синхронными). 

На рис. 3.62 приведено условное графическое обозначение двухступенчатого JK-триггера.

alex-day ›Blog ›Триггеры (окончание) - фотография 24 - изображение 24

рис. 3.62 turion

Обратимся к динамическим триггерам. Для них характерно блокирование информационных входов в тот момент, когда полученная информация передается на выход. Нужно отметить, что в отношении реакции на входные сигналы динамический триггер, срабатывающий при изменении сигнала на входе С от 1 к 0, подобен рассмотренному двухступенчатому триггеру, хотя они отличаются внутренним устройством.

Rs триггер принцип работы - фото 25 - изображение 25

рис. 3.63 turion

Для прямого динамического С-входа используют обозначения, приведенные на рис. 3.63, а, а для инверсного динамического С-входа, используют обозначения, приведенные на рис. 3.63, б.

D-триггер

Рассмотрим D-триггер (от англ. delay), повторяющий на своем выходе состояние входа. Рассуждая чисто теоретически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы (рис. 3.64).

Rs триггер принцип работы - изображение 26 - изображение 26

рис. 3.64 turion

Хранение информации в D-триггерах обеспечивается за счет синхронизации, поэтому все реальные D-триггеры имеют два входа: информационный D и синхронизации С. В этом триггере сигнал на входе по сигналу синхронизации записывается и передается на выход. Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защелкой.

Условное графическое обозначение D-триггера приведено на рис. 3.65.

Rs триггер принцип работы - изображение 27 - изображение 27

рис. 3.65 turion

Т-триггер

Рассмотрим Т-триггер, который изменяет свое логическое состояние на противоположное по каждому активному сигналу на информационном входе Т. Условное графическое обозначение двухступенчатого Т-триггера приведено на рис. 3.66.

Rs триггер принцип работы - изображение 28 - изображение 28

рис. 3.66 turion

RS-триггер. Принцип работы, функциональные схемы, таблица переходов

Rs триггер принцип работы - фотография 29 - изображение 29

Триггер – простейшее устройство, представляющее собой цифровой автомат. Он имеет два состояния устойчивости. Одному из этих состояний присваивается значение «1», а другому - «0». Состояние триггера, а также значение двоичной информации, которая в нем хранится, определяется выходными сигналами: прямым и инверсным. В том случае, когда на прямом выходе установится потенциал, который соответствует логической единице, состояние триггера называется единичным (при этом потенциал на инверсном выходе равен нулю). Если же на прямом выходе нет потенциала, то состояние триггера называется нулевым.

Rs триггер принцип работы - фото 30 - изображение 30

Классифицируют триггеры по следующим признакам:

1. По способу записываемой информации (асинхронные и синхронные).

2. По способу управлением информацией (статистические, динамические, одноступенчатые, многоступенчатые).

3. По способу реализации логических связей (JK-триггер, RS-триггеры, T-тригер, D-триггер и других типов).

Основными параметрами всех типов триггеров являются наибольшее значение длительности входного сигнала, время задержки необходимого для переключения триггера, а также разрешающее время срабатывания.

В этой статье поговорим о таком типе устройств, как RS-триггер. Они бывают двух типов: синхронные и асинхронные.

Асинхронный RS-триггер конструктивно имеет два прямых (R и S) входа. Это устройство функционирует согласно таблице переходов.

Rs триггер принцип работы - фотография 31 - изображение 31

Запрещенной для такого триггера является комбинация сигналов на входах устройства, вызывающая состояние неопределенности. Эта комбинация может быть выражена требованием RtSt=0. При минимизации карты Карно выводится закон функционирования триггера, который называют характеристическим уравнением: Q(t+1)=St V R’tQt. При этом RtSt будет равно нулю.

На функциональной схеме изображен RS-триггер асинхронного типа на элементах И-НЕ и во втором исполнении на элементах ИЛИ-НЕ.

Rs триггер принцип работы - изображение 32 - изображение 32

Второй тип – синхронный RS-триггер. Такое устройство конструктивно имеет три прямых входа S, R, и C. Отличие триггера синхронного типа от асинхронного заключается в наличии входа синхронизации (С). Он необходим по следующим причинам: ведь на входы устройства (логического элемента) сигналы поступают не всегда одновременно. Это связано с тем, что они проходят через различные типы и количество узлов, которые обладают разной задержкой. Это явление называют «состязанием». В результате таких «состязаний» полученные значения сигналов будут накладываться на предыдущие значения других сигналов. Все это приводит к ложному срабатыванию устройства.

Это явление можно устранить подачей на вход устройства сигналов временного стробирования. А именно: на вход логического элемента, кроме непосредственно информационных сигналов, подаются ключевые синхронизирующие импульсы, к этому моменту информационные входные сигналы успеют зафиксироваться на входах.

Главное условие правильности работы срабатывания логических каскадов в RS-триггере и управляемых ими логических схем – недопустимость одновременного действия сигнала Rt или St, переключающего устройство, и съема информации с выхода Q(t+1) триггера. В связи с этим в потенциальных сериях элементов содержатся только синхронные.

RS-триггер синхронного типа представлен характеристическим уравнением: Q(t+1)=StCt V R’tQt V QtC't.

На фото изображен RS-триггер синхронного типа на элементах И-НЕ.

Rs триггер принцип работы - фотография 33 - изображение 33

Входные логические элементы И-НЕ передают переключающую логическую единицу с информационного входа S или R на необходимые входы асинхронного триггера типа RS с инверсными входами только при условии наличия на синхронном входе (С) сигнала с уровнем логической единицы.

Триггеры

Rs триггер принцип работы - фото 34 - изображение 34

Пишет alex-day в своём блоге.

Триггер — электронная схема, имеющая несколько устойчивых состояний, сохраняющихся длительное время (пока включено электропитание схемы). Соответственно триггеры могут выполнять функцию элементов памяти. В цифровой технике используются бистабильные триггеры с двумя устойчивыми состояниями, которые кодируют значения логических «0» и «1». Триггеры могут быть построены на дискретных элементах (транзисторные каскады) и на логических элементах — цифровые триггеры. Также триггер может быть представлен в виде электромеханической аналогии (релейной схемы).

Rs триггер принцип работы - изображение 35 - изображение 35

Рисунок 1. Электромеханическая аналогия RS – триггера

1 Классификация триггеров.

Триггеры различаются по логике работы и по способу приема и запоминания информации. Ниже представлена классификация триггеров, предложенная в книге Е.Угрюмова «Цифровая схемотехника». В ней выделены наиболее популярные типы триггеров, однако количество их разновидностей гораздо больше.

а) По логике работы:1) RS — с раздельными входами записи «1» — «установки» (вход S) и записи «0» -«сброса» (сигнал R).2) D — триггер задержки информационного сигнала (Delay).3) T — тактируемый (Tact) или счетный триггер.4) JK — универсальный триггер.5) комбинированный — например, RST — тактируемый со входами «установки» и «сброса».6) со сложной логикой — с группами входов, связанных логическими зависимостями. Например, JK-триггер с тремя входами J и тремя K, связанными конъюнкцией: (J1*J2*J3) и (K1*K2*K3).б) По способу приема информации:1) Асинхронные (нетактируемые) — переход в новое состояние происходит по изменению состояния управляющих (информационных) входов.2) Синхронные (тактируемые) — переход в новое состояние под воздействием информационных входов происходит по только сигналу на специальном тактовом (синхронизации) входе (С / CLK / CLOCK).Примечание: у реальных триггеров наряду с синхронизируемыми информационными входами сохраняют асинхронные информационные входы, чтобы обеспечить асинхронную установку или сброс триггера при реинициализации системы («сброс» или включение питания).— Синхронные управляемые уровнем — при одном уровне тактового сигнала триггер воспринимает состояние управляющих входов, а при другом — не воспринимает и остается в одном состоянии, сохраняя записанную в него информацию. Типичный триггер управляемый уровнем — «триггер-защелка» (latch).— Синхронные управляемые фронтом — При управлении фронтом переходы из состояния в состояние происходят по фронту тактового сигнала.

в) По внутренней структуре:

1) Одноступенчатые: в их внутренней структуре одна запоминающая схема, которая переключает свое состояние (запоминает данные) под влиянием управляющих сигналов. По одноступенчатой схеме строятся асинхронные триггеры и синхронные управляемые уровнем.2) Двухступенчатые (или многоступенчатые) триггеры состоят из двух одноступенчатых триггеров. При переключении двухступенчатого триггера сначала переключается первая, а только следом — вторая. Это позволяет записывать данные только по фронту синхроимпульса, не реагируя на изменения на информационных входах в течении синхроимпульса. Т.е. по многоступенчатой схеме строятся синхронные управляемые фронтом триггеры. Это наиболее применяемый сегодня тип триггеров.

2 Структура триггера.

Триггеры состоят из двух блоков: схемы памяти (фиксатора) и схемы управления.Электрически элемент памяти любого триггера это схема с положительной обратной связью. В частности, фиксатор цифрового триггера представляет собой два соединенных «крест-накрест» элемента НЕ (см. Рисунок 2,а).Если на выходе одного элемента НЕ установилась «1», то она попадет на вход второго элемента НЕ и на его выходе будет «0», который, в свою очередь попадет на вход первого элемента НЕ и удержит на его выходе «1». Таким образом схема находится в устойчивом состоянии, которое будет сохраняться бесконечно долго — пока на схему памяти подано электропитание. Если же на выходе первого элемента изначально установился «0», то на выходе второго элемента будет «1», т.е. схема памяти переключится в противоположное состояние.Если принять выход одного из этих элементов (допустим первого по описанию, приведенному выше) как выход всей схемы, то в первом из описанных устойчивых состояний схема памяти запомнит «1», а во втором запомнит «0». Выход второго элемента НЕ всегда будет в противоположном состоянии относительно выхода — его называют инверсным выходом. Выход (или «прямой» выход) обозначают Q. «Инверсный» выход обозначают nQ.Схема из двух инвертеров не позволяет переключать ее из одного состояния в другое. Чтобы выполнить это, элементы НЕ заменяют элементами И-НЕ или ИЛИ-НЕ. Соответственно у схемы памяти появляются два входа, один из которых (этот вход называют входом «установки» — SET или S) выполняет переключение схемы в состояние «1» на выходе, а другой (этот вход называют входом «сброса» — RESET или R) — в состояние «0» не выходе.Рассмотрим работу схемы с элементами ИЛИ-НЕ. Входы SET и RESET будут иметь активный уровень «1» и неактивный «0». Когда на входы R и S подан неактивный уровень логического «0» значение на выходе будет непредсказуемым — оно установится случайным образом при включении электропитания. Если для вышерассмотренной схемы на вход первого элемента ИЛИ-НЕ подать «1», то на выходе Q установится «0», а на nQ -«1», т.е. триггер запомнит «0» и будет сохранять это значение, даже если вход перейдет в неактивное состояние «0». В соответствии с таким действием данный управляющий вход называют R (Reset или Сброс). Если же «1» подать на второй вход, то на выходе Q установится и будет «запомнена» логическая «1» (nQ = 0), которая сохранится при переходе входа S в неактивное состояние «0». Соответственно этот вход называют S (Set или Установка).Есть две важных особенности использования элемента памяти:1. Если на входы R и S нельзя одновременно подать активные сигналы, фиксатор перейдет в состояние, когда на обоих выходах будет «1». Такое состояние считается недопустимым, так как на выходах Q и nQ должно быть противоположное значение. Кроме того, при снятии активных уровней с обоих входов R и S одновременно, невозможно предсказать, в какое состояние переключится элемент памяти.2. Переключения фиксатора — «запоминание» — происходит в момент перехода управляющего сигнала R или S в активный уровень, и после этого, элемент памяти не изменяет своего состояния вне зависимости от того сохранился ли активный уровень на входе R или S или опять стал пассивным.Аналогично описанной схеме работает и схема памяти на базе элементов И-НЕ. Разница только в полярности управляющих сигналов: в данном случае активным уровнем управляющих сигналов будет «0» и они будут соответственно называться nR и nS.Описанная выше схема памяти является простейшим триггером — его называют триггером RS-типа или RS-триггером. RS-триггер достаточно неудобен в управлении, но может быть усовершенствован и преобразован в другие типы триггеров путем подключения дополнительной схемы управления. Таким образом RS-триггер основа большинства триггеров других типов.Данная схема памяти имеет два независимых управляющих входа R и S, записывающих в нее «0» и «1» соответственно.Однако использование только входов R и S не всегда удобно и сильно ограничивает возможности по запоминанию значений и по использованию триггеров в последовательностных схемах. Поэтому добавляют схему управления, которая преобразует более сложные комбинации управляющих сигналов, в том числе последовательности сигналов, в описанные сигналы R и S. Схема управления задает как логику (правила реакции на входные сигналы) работы триггера, так и способ приема информации триггером.

3. Асинхронные и синхронные управляемые фронтом триггеры

3.1. RS-триггеры.

Функционирование и внутренняя схема асинхронного RS — триггера соответствует описанной выше схеме памяти. Данный тип триггера фактически не имеет схемы управления на входе.

Rs триггер принцип работы - фотография 36 - изображение 36

Рисунок 2 Асинхронные RS-триггеры на элементах И-НЕ (а), ИЛИ-НЕ (б) и их условные обозначения (в, г)

Синхронные RS — триггеры с управлением уровнем имеют вход синхронизации (С), сигнал на котором разрешает управление с информационных входов, пока находится в активном состоянии. Входные информационные сигналы «пропускаются» через логические вентили И (для схемы на базе элементов ИЛИ-НЕ, активный уровень (С) = 1) или через вентили ИЛИ (для схемы на базе элементов И-НЕ, активный уровень (С) = 0).Характерной особенностью триггерных схем, управляемых уровней синхроимпульса, является то, то изменение уровней информационных сигналов в течение действия синхроимпульса приводит к изменению состояния триггера. Если по фронту синхросигнала в триггер было занесено значение «1», и далее в течение удержания активного уровня синхросигнала C информационные сигналы приняли значения R =1, S =0, то это приводит к переключению триггера в состояние «0». Следовательно, для обеспечения работы триггера сигналы R и S должны оставаться неизменными в течении активного уровня синхроимпульса, а изменяться в течение паузы между синхроимпульсами.

Rs триггер принцип работы - изображение 37 - изображение 37

Рисунок 3 Синхронные RS-триггеры с управлением уровнем на элементах И-НЕ (а), ИЛИ-НЕ (б) и их условные обозначения (в, г)

Синхронный RS-триггер с управлением по фронту построен по многоступенчатой схеме, описанной ниже.RS-триггеры редко используются как самостоятельные элементы, но, как говорилось выше, являются элементом памяти (фиксатором) в составе других типов триггеров.

3.2. D-триггеры.

D-триггером (или триггером задержки сигнала) называют триггер с одним информационным входом (D) и входом синхронизации (С). По импульсу синхронизации © состояние на входе (D) сохраняется в триггере и устанавливается на выходе (Q). Состояние выхода Q останется неизменным до следующего импульса на входе синхронизации. Как видно из описания D-триггер является синхронным (обязательно используется сигнал синхронизации). Можно построить также схему асинхронного D-триггера (см. Рисунок 4 а)), но она будет иметь смысл только как повторитель с задержкой на переключение, а не как схема памяти. Асинхронные D-триггеры почти не используются.Из широко применяемых первый — D-триггер с управлением по уровню, так же называемый «триггер-защелка» (LATCH) (см. Рисунок 4 г). Он прозрачен для входного информационного сигнала пока сигнал синхронизации © в активном состоянии и защелкивает значение на выходе (Q) в момент перехода (С) в неактивное состояние. Такой D-триггер представляет собой RS-триггер с синхронизацией по уровню, у которого на вход S подключен информационный сигнал (D), а на вход ® — инвертированный информационный сигнал. То есть в схему управления добавляется один инвертор «по входу». Входы Rd и Sd используются для асинхронных сброса или установки триггера в определенное состояние и удержание его в этом состоянии, если требуется. Для устойчивой работы такого D-триггера необходимо, чтобы состояние входа D не изменялось в момент действия синхроимпульса на входе С.

Rs триггер принцип работы - фотография 38 - изображение 38

Рисунок 4 Асинхронный (а) и управляемые уровнем синхроимпульса (г, д) D-триггеры и их условные обозначения (б, в)

Для расширения функциональности к D-триггеру можно добавить вход разрешения V. При активном уровне (в данном случае «1») на данном входе триггер работает в вышеописанном режиме, при V = «0», триггер не реагирует на входы С и D. Поведение DV-триггера описывается формулой Qn+1 = DnVn  Qn .Второй тип, наиболее часто используемый — D-триггер с управлением по фронту синхросигнала, так называемый FLIP-FLOP. Данные записываются в него в момент перепада синхросигнала и сохраняются неизменными до следующего фронта. Такие триггеры строятся по двухступенчатой схеме и будут описаны ниже.D-триггер является одним из самых широко используемых типов. Такие триггеры выпускаются отдельные микросхемы, а также являются базовыми структурными элементами многих ПЛИС. Несколько D-триггеров, с объединенными тактирующими входами образуют многоразрядные регистры: синхронные регистры (управление по уровню) или регистры-защелки (управление по фронту).

3.3. Т-триггеры.

Т -триггер представляет собой схему с одним логическим входом Т. Так как этот триггер работает в режиме учета импульсов на входе, его иногда называют счетным триггером (триггером со счетным входом). Т -триггер изменяет свое состояние на противоположное после воздействия импульса, поступающего на вход Т, т.е. его функционирование описывается формулой:

Rs триггер принцип работы - фотография 39 - изображение 39

Схема простейшего Т -триггера с элементами задержки и в цепях обратной связи приведена ниже (см. Рисунок 5). Элементы задержки обеспечивают надежноепереключение триггера, причем время задержки tз на этих элементах должно быть больше длительности синхроимпульса на входе Т

Rs триггер принцип работы - изображение 40 - изображение 40

Рисунок 5 Т- и ТV-триггеры, управляемые уровнем синхроимпульса

Пусть Q = 1, Q`= 0. Поступающий на счетный вход импульс приводит к появлению нулевого сигнала на выходе элемента D4 (на его входах — две «1») и последовательной установке сигналов Q = 1, Q`= 0, т.е. к опрокидыванию триггера в нулевое состояние. При этом сигнал на входе D3 не изменяется, так как на его входе в течение tз действует нулевой сигнал, поступающий с выхода Q` через элемент задержки D5.После окончания действия счетного импульса сигналы на выходах элементов D3 и D4 принимают единичные значения, а на вход D3 через элемент задержки D5 поступает разрешающий уровень с выхода Q`. В результате следующий счетный импульс перебросит триггер в исходное состояние.Элементы D5 и D6 обеспечивают задержку появления сигналов обратной связи с тем, чтобы в течение действия счетного импульса не происходило многократного переключения триггера. В интегральных триггерах роль элементов задержки могут выполнять либо логические элементы, либо специальные полупроводниковые приборы с накоплением заряда. Однако, в силу жестких ограничений на длительность импульса на счетном входе и сложности реализации элементов задержки, Т-триггеры на базе RS-триггера с управлением уровнем синхросигнала почти не используются, а применяются триггеры с управлением по фронту синхросигнала.ТV-триггер является разновидностью Т-триггера с дополнительным входом разрешения счета. Принцип его работы аналогичен DV-триггеру, описанному выше.

4.3.4. JK-триггеры.

JK -триггер похож на RS — триггер (вход J эквивалентен входу S, а вход К — входу R), но не имеет запрещенного состояния К®=1, J(S)=1. При условии J=K=1 триггер осуществляет инверсию предыдущего состояния, а при остальных комбинациях входных сигналов функционирует в соответствии с таблицей истинности RS -триггера.JK -триггер можно получить из RS -триггера, связав выходы триггера с его входами обратной связью. При этом схема управления должна быть построена таким образом, чтобы на входах R и S единичные сигналы одновременно не появлялись. Тогда при J = K =1 схема управления принуждает триггер работать в режиме переключения (счетный режим), так как, благодаря связи с выхода на вход, учитывается предшествующее состояние схемы, и сигнал направляется на соответствующий вход RS -триггера, вызывая его переключение.Принципиально можно построить асинхронный JK -триггер (см. Рисунок 6 а), но они очень неустойчивы практического применения не находят: для нормальной работы асинхронного триггера в счетном режиме длительность управляющих сигналов не должна превышать времени переключения триггера, что очень сложно обеспечить на практике. В противном случае схема будет непрерывно переходить из одного состояния в другое, пока хотя бы один из сигналов не станет равным нулю.

Rs триггер принцип работы - фотография 41 - изображение 41

Рисунок 6 Асинхронный (а) и синхронный с управлением уровнем импульса (в) JK-триггеры и их условные обозначения (б, г)

Синхронный вариант JK -триггера с управлением уровней синхроимпульса получается из асинхронного путем добавления входа для подачи синхроимпульсов (Рисунок 6.в). В этой схеме занесение информации в триггер происходит при поступлении синхроимпульса. Максимальная длительность синхроимпульса должна быть чуть меньше, чем задержка в цепочке D1(D2)+D4(D3). Превышение этой величины вызывает появление ложного сигнала на выходе элемента D4(D3), что может привести к повторному переключению триггера. С другой стороны, длительность синхроимпульса ограничена по минимуму задержкой цепочки D1+D2, чтобы успел переключиться триггер. Чтобы выполнить эти условия на практике потребуется подбирать задержки элементов (причем, у D3 и D4 они должны быть больше чем у D1 и D2) и длительность синхроимпульса. Учитывая большие разбросы временных параметров, выполнить все условия на практике не представляется возможным. Поэтому рассмотренные синхронные JK -триггера также как и асинхронные на практике фактически нереализуемы. Работоспособность JK -триггеров обеспечивается только в схемах, управляемых фронтом (срезом) синхроимпульса.

Далее — www.drive2.ru/b/2513229/

Принцип работы RS-триггера — видео

Rs триггер принцип работы - фотография 42 - изображение 42

RS — триггер является самым простым из всех типов триггеров. Он состоит, всего из двух логических элементов и двух входов, на которые подаются сигналы управления. Это самый примитивный элемент для хранения данных, на его основе строят более сложные системы хранения и обработки данных.

Логика работы RS-триггера не очень сложна, но на этом видео мы решили показать все возможные состояния этого прибора, а также принцип его переключения при поступлении на вход различных сигналов.

Билет №14. Триггеры. Синхронный и асинхронный RS-триггеры. Назначение. УГО. Схема реализации.

Rs триггер принцип работы - фото 43 - изображение 43

Триггер

Простейшее устройство памяти. Способен на длительное время запоминать одно из двух устойчивых состояний и переключаться между ними.

Асинхронный RS-триггер

Асинхронным называется такой триггер, который меняет своё состояние в момент подачи входного сигнала на входы S (Set – установка) и R (Reset – сброс).

Rs триггер принцип работы - фото 44 - изображение 44

Назначение

Хранить выработанные логическими схемами результаты

УГО (Асинхронный RS-триггер)

Схема 2ИЛИ-НЕ                 Схема 2И-НЕ                               УГО               

Rs триггер принцип работы - фотография 45 - изображение 45

Rs триггер принцип работы - фото 46 - изображение 46

Rs триггер принцип работы - фотография 47 - изображение 47

Синхронный RS-триггер  

Запоминает значения, поданные на S или R входы только при значении 1 на входе С.

Вход С – синхроимпульс (синхронизирующий или тактовый сигнал).

Достоинства синхронизации заключаются в исключении влияния на триггер различных переходных процессов и запрещенного неопределённого состояния.              

Rs триггер принцип работы - фото 48 - изображение 48

Данный синхронный триггер работает по уровню синхросигнала и, при достаточно долгом значении синхроимпульса, может быть подвержен помеховым воздействиям или получению обновленных значений входов от других логических переменных.

В идеале синхросигнал должен быть коротким импульсом, но в реальном мире нарастание и падение тока не бывают мгновенными, поэтому вместе с импульсным синхросигналом появились схемы, работающие в момент переключения синхросигнала – «по фронту» (из 0 в 1 – передний фронт, из 1 в 0 – задний фронт).

УГО (синхронный RS-триггер)

Rs триггер принцип работы - изображение 49 - изображение 49

       УГО                     Схема 2И-НЕ

Rs триггер принцип работы - фотография 50 - изображение 50

 

Билет №15. Триггеры. Синхронный фронтовой RS-триггер с асинхронным управлением. Назначение. УГО. Схема реализации.

Двухступенчатый триггер – ТТ (передний, задний). Синхронизация по переднему входу.

УГО (сверху) и Схема реализации (снизу)

Rs триггер принцип работы - изображение 51 - изображение 51

Билет №16. Триггеры. D-триггер. Назначение. УГО. Схема реализации.

D-триггер

Триггер с задержкой (D – delay) – хранит состояние записанного в него сигнала.

Называют синхронный триггер, имеющий два входа: ввод данных D, вход синхронизации С. D-Триггер переключается только по сигналу С-входа, и притом в то состояние, которое имел вход D до прихода сигнала на C-вход. Поэтому триггер задерживает прохождение поступившего по D-входу уровня до появления С-сигнала.

Rs триггер принцип работы - изображение 52 - изображение 52

≠ 0, ≠ 0

Асинхронный сброс нужен чтобы перезапустить устройство.

Можно построить на RS-триггере, если подавать сигнал D на линию S напрямую, а на R через инверсию.

УГО

Rs триггер принцип работы - изображение 53 - изображение 53

Rs триггер принцип работы - фотография 54 - изображение 54

УГО                                 Схема 2И-НЕ

Rs триггер принцип работы - изображение 55 - изображение 55

Нефронтовой                  

Rs триггер принцип работы - фото 56 - изображение 56

Синхронный фронтовой D -триггер с асинхронным сбросом

/ - передний фронт

\ - задний фронт

Назначение

Задержка сигналов, поданных на вход D;

Для реализации защёлки

Билет №17. Триггеры. Т-триггер. Назначение. УГО. Схема реализации.

Т-триггер

Триггер-счётчик (t - toggle) – меняет своё состояние на противоположное.

C T Qi  
0 0 Qi-1 -1
0 1 Qi-1 -1
1 0 Qi-1 -1
1 1 -1 Qi-1

Rs триггер принцип работы - изображение 57 - изображение 57

Rs триггер принцип работы - фотография 58 - изображение 58

УГО

Синхронный фронтовой

(если убрать вход C, будет асинхронный)

Синтез Т-триггера из других триггеров:

· JK : подать на входы , , J , K единицы, и переключать

Rs триггер принцип работы - изображение 59 - изображение 59

вход C , тогда JK триггер будет работать в режиме Т-триггера.

· D : необходимо соединить выход со входом D

· RS : соединить вход S со входом ,

Rs триггер принцип работы - изображение 60 - изображение 60

вход R со входом Q

Назначение

Используется в схемах деления и умножения частоты

Схема реализации

Асинхронный

Rs триггер принцип работы - фотография 61 - изображение 61

2.

Rs триггер принцип работы - изображение 62 - изображение 62

Синхронный

RS-триггер

Rs триггер принцип работы - фотография 63 - изображение 63

Триггером RS-типа называется логическое устройство с двумя устойчивыми состояниями, имеющее два информационных входа R и S (от англ. «reset» - сбросить и «set» - установить), такие, что при S=1 и R=0 триггер принимает единичное состояние, а при S=0, R=1 - нулевое. Принцип работы RS-триггера можно задать таблицей переходов (таблица 9.1), где Qn – исходное состояние триггера:

Таблица 9.1.

tn tn+1
Rn Sn Qn+1
Qn
X

Для того, чтобы найти логическое уравнение RS-триггера, преобразуем таблицу переходов к виду таблицы истинности (таблица 9.2), в которой состояние Qn определим конкретными значениями и представим его в виде входной переменной:

Таблица 9.2.

tn tn+1
Rn Sn Qn Qn+1
0
X
X

На основании данных таблицы заполним диаграмму Вейча, в которой отметим также неопределенные значения функции Qn+1 (рис. 9.1,а). Из диаграммы видно, что в результате склейки минтермов можно получить две простые импликанты

Rs триггер принцип работы - фотография 64 - изображение 64

и

Rs триггер принцип работы - изображение 65 - изображение 65

. Так как функция Qn+1 является частично определенной, то можно доопределить ее неопределенные состояния единичными значениями с целью получения еще более минимального вида логического уровнения (рис. 9.1,б). МДНФ после проделанных действий примет вид, который и будет соответствовать логическому уравнение RS-триггера:

Rs триггер принцип работы - фото 66 - изображение 66

.

Rs триггер принцип работы - изображение 67 - изображение 67

Рис. 9.1. Диаграмма Вейча для МДНФ асинхронного RS-триггера с неопределенными состояниями (а) и с доопределенными состояниями (б).

Полученное уравнение задает работу асинхронного RS-триггера. Состояние такого триггера определяется только значениями сигналов R и S. Асинхронный RS-триггер можно построить на логических элементах И-НЕ, ИЛИ-НЕ. Для реализации триггера на элементах ИЛИ-НЕ выполним следующие преобразования, используя закон де Моргана и двойного отрицаня:

Rs триггер принцип работы - фото 68 - изображение 68

.

Схема, реализующая полученную зависимость, представлена на рис.9.2,а. Для реализации RS-триггера на элементах И-НЕ, необходимо выполнить следующие преобразования:

Rs триггер принцип работы - изображение 69 - изображение 69

.

Схема асинхронного RS-триггера, соответствующая полученному уравнению, изображена на рис. 9.2,б. а условное графическое обозначение – на рис. 9.2,в. Из рисунка видно, что на вход триггера на элементах И-НЕ сигналы R и S необходимо подавать в инверсном виде.

Rs триггер принцип работы - фотография 70 - изображение 70

Рис. 9.2. Схемы асинхронного RS-триггера на базе элементов ИЛИ-НЕ (а), И-НЕ (б) и его УГО с инверсными входами (в).

В качестве самостоятельных устройств асинхронные RS-триггеры находят ограниченное применение, но являются базовыми схемами для более сложных триггерных устройств. В устройствах цифровой обработки находят применение тактируемые RS-триггеры, которые называются еще синхронными. Эти триггеры, кроме входов установки R и S, имеют еще вход разрешения записи C. Срабатывание синхронного триггера происходит только при наличии активного сигнала на этом входе. Работа синхронного RS-триггера задается таблицей переходов 9.3:

Таблица 9.3.

tn tn+1
Cn Rn Sn Qn+1
Qn
Qn
Qn
Qn
Qn
X

Из таблицы видно, что до тех пор, пока сигнал Cn имеет значение логического нуля, триггер сохраняет свое состояние неизменным. Как только Cn становится равным логической единице, работа синхронного триггера разрешается, и его состояния соответствуют состояниям асинхронного триггера. Алгоритм нахождения МДНФ синхронного RS-триггера аналогичен алгоритму нахождения МДНФ асинхронного RS-триггера. Приведем результат поиска этой МДНФ - диаграмму Вейча для таблицы 9.3 с неопределенными состояниями (рис. 9.3,а) и с доопределенными состояниями (рис. 9.3,б).

Согласно диаграмме рис. 9.3,б запишем МДНФ и выполним следующее преобразование:

Rs триггер принцип работы - фотография 71 - изображение 71

.

Полученная ФАЛ содержит два слагаемых. Первое слагаемое представляет собой логическою конъюнкцию инверсного значения сигнала тактирования

Rs триггер принцип работы - фото 72 - изображение 72

и состояния выхода триггера Q, а второе – логическую конъюнкцию прямого значения сигнала тактирования С и ФАЛ асинхронного RS-триггера. Эта форма записи логического уравнения синхронного RS-триггера считается общепринятой формализованной записью.

Rs триггер принцип работы - фото 73 - изображение 73

Рис. 9.3. Диаграмма Вейча для МДНФ синхронного RS-триггера с неопределенными состояниями (а) и с доопределенными состояниями (б).

Для реализации структурной схемы синхронного RS-триггера на элементах И-НЕ необходимо инверсные сигналы установки

Rs триггер принцип работы - изображение 74 - изображение 74

и сброса

Rs триггер принцип работы - изображение 75 - изображение 75

асинхронного триггера стробировать сигналом разрешения C. Иными словами, на вход схемы асинхронного триггера необходимо подать не просто сигналы

Rs триггер принцип работы - фотография 76 - изображение 76

и

Rs триггер принцип работы - фото 77 - изображение 77

, а их конъюнкцию с сигналом синхронизации C, т.е.

Rs триггер принцип работы - фото 78 - изображение 78

и

Rs триггер принцип работы - фото 79 - изображение 79

. Для этого необходимо неинверсные сигналы S и R объединить с сигналом синхронизации C вентилями И-НЕ (рис. 9.4,а). Нужно заметить, что в этом случае сигналы установки и сброса, подаваемые на вход всей схемы, будут прямыми.

Аналогично для реализации структурной схемы синхронного RS-триггера на элементах ИЛИ-НЕ необходимо прямые сигналы установки S и сброса R асинхронного триггера стробировать сигналом разрешения C, т.е. получить комбинацию сигналов

Rs триггер принцип работы - изображение 80 - изображение 80

и

Rs триггер принцип работы - фото 81 - изображение 81

. Для этого выполним преобразования:

Rs триггер принцип работы - изображение 82 - изображение 82

,

Rs триггер принцип работы - изображение 83 - изображение 83

.

Из уравнений видно, что на вход схемы синхронного RS-триггера на элементах ИЛИ-НЕ все входные сигналы нужно подавать в инверсном виде. Схема такой реализации представлена на рис.9.4,б.

Rs триггер принцип работы - изображение 84 - изображение 84

Рис. 9.4. Схема синхронного RS-триггера в базисе И-НЕ (а) и ИЛИ-НЕ (б).

Часто синхронные триггеры любых типов имеют дополнительные входы асинхронной установки в ноль или единицу. Схема такого синхронного RS-триггера приведена на рис. 9.5,а, а его условное графическое обозначение на рис. 9.5,б. Поскольку триггер, изображенный на структурной схеме, реализован на элементах И-НЕ, то сигналы асинхронной установки R и S должны иметь инверсные активные уровни. Кроме того, поскольку сигналы асинхронной установки подаются непосредственно на выходной каскад (асинхронный RS-триггер), то они имеют больший приоритет перед остальными сигналами триггера.

Rs триггер принцип работы - фотография 85 - изображение 85

Рис. 9.5. Схема синхронного RS-триггера с входами асинхронной установки (а) и его условное графическое обозначение (б).

Триггеры. Практическая часть

Rs триггер принцип работы - фото 86 - изображение 86

Входы триггера

Входы триггеров обычно обозначают следующим образом:

· S (от англ. Set, установить) — вход в RS-триггере;

· R (от англ. Reset, сброс) — вход в RS-триггере;

· J (от англ. Jump[4], прыжок) — вход в JK-триггере;

· К (от англ. Kill, убить) — вход в JK-триггере;

· Т (от англ. Toggles, переключить) — счётный вход в Т-триггере;

· С (от англ. Clock, время) вход синхронизирующего сигнала. При тактировании по фронту он часто обозначается стрелкой: стрелка внутрь — тактирование по переднему фронту, наружу — по заднему.

· D (от англ. Delay, задержка) — вход в D-триггере;

· E или EN (от англ. Enable, разрешить) — дополнительный асинхронный управляющий вход для разрешения приёма информации (иногда используют букву V).

Входы J,К,Т,D всегда синхронные, т.е. тактируются по синхронизирующему сигналу на входе C. Разумеется, в каждом конкретном триггере имеются лишь некоторые из перечисленных входных линий. Входы S и R зачастую присутствуют не только в RS триггерах, но и в других типах триггеров, где предназначены, в основном, для асинхронного сброса устройства в 0 или установки в 1.

RS-триггер, или SR-триггер

Rs триггер принцип работы - изображение 87 - изображение 87

Одна из наглядных схем реализации асинхронного RS-триггера на базе двух элементов 2И-НЕ(NAND2)

RS-триггер, или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S (от англ. Set - установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset - сбросить) выходное состояние становится равным логическому нулю. Если RS-триггер синхронный, то состояние его входов учитывается только в момент тактирования, например по переднему фронту импульса. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, является запрещённым. Так, например, схема RS-триггера, изображённая на рисунке, при подаче на оба инверсных входа логического нуля перейдёт в состояние, когда на обоих выходах будут единицы, что не соответствует логике выхода триггера, поскольку инверсный выход

Rs триггер принцип работы - изображение 88 - изображение 88

будет равен неинверсному

Rs триггер принцип работы - фото 89 - изображение 89

, т.е.

Rs триггер принцип работы - фотография 90 - изображение 90

.

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени.

JK-триггер

Rs триггер принцип работы - фотография 91 - изображение 91

Символ JK-триггера с дополнительными асинхронными входами S и R, аналогично представлению в среде разработки

JK-триггер работает также как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump - прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill - убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход Kи нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К[5].

D-триггер

Rs триггер принцип работы - фотография 92 - изображение 92

Символ D-триггера с дополнительными асинхронными входами S и R

D-триггер (D от англ. delay - задержка) - запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. Сохранение информации в D-триггерах происходит в момент прихода активного фронта на вход С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

T-триггер

Rs триггер принцип работы - фото 93 - изображение 93

Изображение T-триггера на схемах.

Загрузка

Работа схемы T-триггера (при T=1) на базе восьми2И-НЕ логических вентилей. Слева — входы, справа — выходы. Синий цвет соответствует 0, красный — 1

Т-триггер по каждому такту изменяет своё логическое состояние на противоположное при единице на входе Т, и не изменяет выходное состояние при нуле на входе T. Т-триггер часто называют счётным триггером. Т-триггер может строиться как на JK, так и на D-триггерах. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К. Наличие в D-триггере динамического С входа позволяет получить на его основе T-триггер. При этом вход D соединяется с инверсным выходом, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение

Rs триггер принцип работы - фото 94 - изображение 94

, то есть будет переключаться в противоположное состояние.

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена.

Триггеры. Практическая часть.

Триггеры имеют два устойчивых состояния. Эти состояния определяются по логическим уровням на выходах триггера. Триггер снабжается двумя выходами: прямым Q и инверсным Q. Состояние триггера определяет логический уровень на выходе Q. Говорят, что триггер находится в состоянии логической единицы, если на выходе Q уровень напряжения, соответствующий логической единице.

Обычно название триггера дают по имеющимся у него входам: RS-риггер, JK-триггер, D-триггер и др.

По способу записи информации триггеры подразделяются на асинхронные и синхронные. В асинхронных триггерах состояние на выходе изменяется сразу же после изменения сигнала на информационных входах. В синхронных триггерах для передачи сигнала с информационных входов на выходы требуется специальный синхронизирующий импульс. Синхронные триггеры подразделяются на триггеры со статическим управлением и триггеры с динамическим управлением. В триггерах с динамическим управлением передача сигнала с информационных входов на выходы осуществляется по фронту или по спаду синхронизирующего импульса.

Триггеры относятся к цифровым автоматам. В отличие от комбинационных схем состояние на выходе триггера в данный момент времени определяется не только состояниями на входах триггера в этот же момент времени, но и предыдущим состоянием триггера. Цифровые автоматы, к которым относятся триггеры, иногда называют последовательными схемами.

Триггеры строились по самым разнообразным электрическим схемам. В последнее время триггеры обычно конструируют, используя логические элементы.

Рассмотрим два варианта RS-триггера: RS-триггер с прямыми входами и RS-триггер с инверсными входами. Установка триггера в нужное состояние осуществляется подачей уровня логической «1» на соответствующий вход для триггера с прямыми входами и подачей сигналов логического «0» для триггера с инверсными входами.

Наибольшее распространение получили RS-триггеры, построенные на логических элементах 2И-НЕ или 2ИЛИ-НЕ. На рисунке 1.36,а приведена функциональная схема RS-триггера с инверсными входами на двух логических элементах 2И-НЕ, а на рисунке 1.36,б – его условное обозначение на принципиальных схемах.

Rs триггер принцип работы - фотография 95 - изображение 95

RS- триггер с прямыми входами можно получить, имея в наличии два логических элемента 2ИЛИ-НЕ. Триггер получается путем соединения выхода первого логического элемента с одним из входов второго и соединения выхода второго логического элемента с одним из входов первого. Как видно из получившейся схемы (рис. 1.37,а), по отношению к логическим элементам триггер симметричен. По этой причине не имеет принципиального значения, выход какого из элементов считать прямым выходом триггера. Допустим, что прямым выходом триггера является верхний вывод. Определим, какой из входов триггера является входом R, а какой – входом S. Вспомним, что активным логическим уровнем для элементов ИЛИ-НЕ является уровень логической единицы, т.е. если на входе элемента 2ИЛИ-НЕ действует логическая «1», то на выходе будет «0». Зная, что вход R – это вход установки триггера в нулевое состояние, приходим к выводу, что входом R в данном случае будет верхний вход RS-триггера. Функциональная схема RS-триггера с прямыми входами на двух логических элементах 2ИЛИ-НЕ и его условное обозначение на принципиальных схемах приведены соответственно на рисунках 1.37а,б.

Работу RS-триггера можно описать различными способами: аналитически с помощью формулы; с помощью таблицы, в которой записываются состояния на входах и выходах триггера в различные моменты времени; с помощью временных диаграмм. На временной диаграмме показывают, как меняются сигналы на выходах триггера при изменении сигналов на его входах.

Rs триггер принцип работы - фотография 96 - изображение 96

Рассмотрим временную диаграмму работы RS-триггера с прямыми входами. Для RS-триггера нужно показать 4 графика (рис. 1.38). Пусть на входах R и S установлены пассивные для элементов ИЛИ-НЕ уровни логического нуля (пассивные логические уровни не могут изменить состояние триггера) и пусть триггер находится в единичном состоянии, т.е. на выходеQ уровень логической единицы. Подадим на вход R в момент времени t1 уровень логической единицы. Для анализа работы RS-триггера, как и любого цифрового устройства, воспользуемся понятием активного логического уровня. Это существенно облегчает анализ работы схемы. Если на одном входе логического элемента действует активный логический уровень, то нет необходимости анализировать логические состояния на других входах элемента. Т.к. в момент времени t­1 на входе R элемента DD1.1 действует активный логический уровень, то на выходе этого элемента, как следует из таблицы истинности, будет уровень логического нуля. На входах Х1 и Х2 элемента DD1.2 уровни логического нуля и, следовательно, на выходе этого элемента уровень логической единицы. Мы видим, что состояние триггера изменилось с единичного на нулевое. В момент времени t2 установим на входе R уровень логического нуля. На входе Х2 элемента DD1.1 уровень логической единицы и поэтому состояние триггера не изменится: на выходе Q логический нуль, а на выходеQ – логическая единица. В момент времени t3 на входе S установим уровень логической единицы, т.е. на входе Х2 элемента DD1.2 будет активный логический уровень и на выходе этого элемента установится уровень логического нуля. На входах Х1 и Х2 элемента DD1.1 будут уровни логического нуля, а на выходе этого элемента – уровень логической единицы. Триггер перешел из нулевого состояния в единичное. В момент времени t4 подадим на вход S уровень логического нуля и, проведя аналогичный анализ, увидим, что состояние триггера в момент времени t4 не изменится. В момент времени t5 подадим на вход S уровень логической единицы. Проведя аналогичный анализ, увидим, что состояние триггера не изменилось: на прямом выходе Q – уровень логической единицы, а на инверсном – уровень логического нуля. В момент времени t6 установим уровень логической единицы на входе R.В этом случае на выходе Q появится уровень логического нуля, и уровень логического нуля останется на выходе Q. В момент времени t7 установим на входах R и S одновременно уровень логического нуля. Состояние триггера в этом случае будет неопределенным. Может оказаться, что на выходе Q логическая единица, а на выходе Q логический нуль, или наоборот. Поэтому в устройствах цифровой техники одновременную подачу активных логических уровней на входы R и S триггера запрещают. Такой запрет делают не потому, что триггер выйдет из строя, а потому, что состояние триггера неоднозначно после одновременного снятия уровней логической единицы на входах R и S. В момент времени t8 подадим на вход R напряжение логической единицы, в результате чего на прямом выходе триггера получим напряжение логического нуля.

Рассмотренные триггеры относятся к так называемым асинхронным триггерам. В асинхронных триггерах состояние на выходе изменяется в момент поступления сигналов на информационные входы. В синхронных триггерах для передачи сигнала с информационных входов на выход требуется специальный синхронизирующий импульс.

Синхронные триггеры подразделяются на триггеры со статическим управлением и триггеры с динамическим управлением. В триггерах с динамическим управлением передача сигналов с информационных входов на выходы осуществляется либо по фронту синхронизирующего импульса, либо по спаду синхронизирующего импульса.

На рисунках 1.39,а,в приведены функциональные схемы синхронного RS-триггера с прямыми входами, а условное обозначение этих триггеров на принципиальных схемах показано на рисунке 1.39,б.

Рассмотрим функциональную схему синхронного RS-триггера, приведенную на рисунке 1.39а. При С=0 на входах R, S асинхронного триггера на

элементах DD1.1 и DD1.2 действуют сигналы логического нуля (логический нуль является пассивным логическим уровнем для логических элементов 2ИЛИ-НЕ), поэтому при любых комбинациях сигналов на входах R, S синхронного RS-триггера состояние триггера не меняется. При С=1 рассмотренный синхронный RS-триггер работает точно так же, как рассмотренный чуть раньше асинхронный RS-триггер с прямыми входами. Рассмотренный только что синхронный RS-триггер относится к триггерам со статическим управлением.

На рисунках 1.40,а и 1.41,а приведены функциональные схемы синхронных RS-триггеров с динамическим управлением, а их условные обозначения на принципиальных схемах соответственно на рисунках 1.40,б и 1.41,б. Если в обозначении синхронного RS-триггера с динамическим управлением стрелочка на входе С направлена к триггеру, то передача сигналов с информационных входов на выходы происходит по фронту импульса, а если стрелочка направлена от обозначения триггера, то передача сигнала осуществляется по спаду импульса.

Рассмотрим синхронный RS-триггер с динамическим управлением, схема которого приведена на рисунке 1.40,а. Проанализировав функциональную схему синхронного RS-триггера с динамическим управлением, убедимся в том, что состояние триггера не меняется как при изменении сигналов на входах S и R при С=0, так и при С=1, если триггер переключился по фронту синхронизирующего импульса. При C=0 на выходах элементов DD2.1, DD2.2 будут сигналы логической единицы, и состояние на выходе триггера изменяться не будет при любых изменениях сигналов на входах R и S.

Установим на инверсном входе S уровень логического нуля, на инверсном входе R уровень логической единицы, и сигнал на входе С изменим с логического нуля на логическую единицу. На выходе элемента DD2.1 появится сигнал логического нуля и триггер перейдет в единичное состояние, или состояние триггера не изменится, если он находился в единичном состоянии. Оставляя на входе С сигнал логической единицы, перевести триггер в нулевое состояние не удается. Для перевода триггера в противоположное состояние обязательно необходимо подать синхронизирующий импульс.

В синхронных RS-триггерах со статическим управлением остается неоднозначность состояния на выходе триггера, если с входов R, S одновременно убирать активные уровни сигналов. Для устранения неоднозначности в схему синхронного RS-триггера добавляют логический элемент «НЕ». Получившийся триггер является D-триггером со статическим управлением. Функциональная схема этого триггера приведена на рисунке 1.42,а, а его условное обозначение на принципиальных схемах – на рисунке 1.42,б.

На рисунке 1.43,а приведен еще один вариант схемы D-триггера со статическим управлением. Условное обозначение обоих этих триггеров одинаковое.

Временная диаграмма работы D-триггера со статическим управлением приведена на рисунке 1.44. Из диаграммы следует, что передача информации с входа D на выход Q осуществляется во время действия синхронизирующего импульса. Счетный триггер из данного триггера путем соединения инверсного выхода с входом D получить нельзя.

Из D-триггера можно легко получить DV-триггер. Вместо логических элементов 2И-НЕ используют логические элементы 3И-НЕ и делают дополнительно вход разрешения V. Функциональная схемаDV-триггера и его условное обозначение на принципиальных схемах показаны соответственно на рисунке 1.45,а-б.

Широко используют D-триггеры с динамическим управлением. В них передача информации с информационных входов на выходы осуществляется либо по фронту синхронизирующего импульса, либо по спаду синхронизирующего импульса. Функциональная схема D-триггера с передачей информации с входа на выход триггера по фронту синхронизирующего импульса приведена на рисунке 1.46,а, а его условное обозначение на принципиальных схемах – на рисунке 1.46,б.

Триггеры являются составной частью счетчиков электрических импульсов. D-триггер с динамическим управлением легко превратить в счетный триггер. С этой целью необходимо инверсный выход триггера соединить с информационным входом D, а импульсы подавать на синхронизирующий вход. Схема такого соединения приведена на рисунке 1.46,в.

В условных обозначениях триггеров, построенных с использованием двухтактного синхронного RS-триггера, ставят две буквы Т. Если входы J и K данного триггера соединить вместе и подать на них сигнал логической единицы, а импульсы подавать на вход С, то получим счетный триггер.

На рисунке 1.50,в приведена схема использования JK-триггера в качестве счетного. На входы J и K подаются логические нули, а импульсы подаются на вход С. Вход С в данном случае является счетным входом Т. Частота импульсов на выходе данного счетчика в два раза меньше частоты импульсов на входе. Скважность импульсов на выходе счетчика равна двум независимо от скважности импульсов на входе счетчика.

Напомним, что триггеры относятся к цифровым автоматам. Цифровые автоматы состоят из комбинационных схем. Триггеры входят в состав счетчиков электрических импульсов, регистров, запоминающих устройств. Один из универсальных сдвиговых регистров рассмотрен в главе 2. Перейдем к рассмотрению счетчиков и запоминающих устройств.

<== предыдущая лекция | следующая лекция ==>
|

2015-11-055077

alex-day ›Blog ›Триггеры (окончание)

Rs триггер принцип работы - фото 97 - изображение 97

начало — www.drive2.ru/b/2513203/

4. Синхронные управляемые фронтом (универсальные) триггеры.

4.1 Общие сведения об универсальных триггерах.

Асинхронные и управляемые уровнем синхроимпульса синхронные триггеры в современных устройствах вычислительной техники находят ограниченное применение. Из них главным образом используются асинхронные и синхронные RS -триггеры и D -триггеры управляемые уровнем синхроимпульса («защелка»), на основе которых можно реализовывать запоминающие регистры, сдвигающие регистры или счетчики. JK- и T-триггеры, управляемые уровнем синхроимпульса, не используются из-за фактически невыполнимых требований к длительности синхроимпульсов и к параметрам задержек для внутренних логических элементов.Чтобы устранить жесткие требования к параметрам синхроимпульсов можно использовать многотактные схемы, где запись данных и формирование сигналов обратной связи будут выполняться в несколько этапов, связанных с отдельными импульсами синхронизации. Однако это замедлит работу схемы, потребует более сложного генератора синхроимпульсов, способного синтезировать сложные последовательности импульсов.Поэтому в основном используют однотактные («срабатывающие» по одному синхроимпульсу) триггерные схемы, в которых переключение состояния триггера происходит только в момент изменения (фронта или среза) уровня синхроимпульса. На базе таких триггеров строятся различные операционные элементы: запоминающие и сдвигающие регистры, схемы памяти для конечных автоматов и другие, поэтому такие триггеры часто называют универсальными.Универсальные триггеры управляемые фронтом синхроимпульса бывают различных типов: RS, D, JK. Но принцип их построения схож и заключается в том, что в их схему управления вводятся дополнительные элементы, обеспечивающие блокировку информационных сигналов и сигналов обратной связи сразу после фронта и в течение действия синхроимпульсов с целью исключения влияния изменения входных информационных сигналов и внутреннего состояния триггерной схемы на состояние триггера до следующего фронта сигхроимпульса. В качестве таких блокирующих элементов используются либо дополнительные асинхронные RS — триггеры, либо аналоговые элементы памяти (диоды и транзисторы с накоплением заряда, конденсаторы или барьерные емкости переходов), либо их сочетание.Можно выделить три основных типа универсальных триггеров:а) Триггеры MS — типа;б) Трехтриггерные ячейки (ТЯ) на основе основного и двух коммутируемыхтриггеров;в) Триггеры с использованием аналоговых элементов внутренней памяти.

4.2 MS-триггеры.

MS — триггеры содержат в своем составе основной/главный (MASTER) и вспомогательный/подчиненный (SLAVE) — триггеры. В зависимости от организации связей между основными и вспомогательными триггерами существующие MS-триггеры подразделяются на схемы с инвертором и схемы с запрещающими связями.

4.2.1 MS-триггер с инвертором.

MS-триггер с инвертором фактически является двухтактным, так как его переключение выполняется в два шага: по переднему и заднему фронтам сигхроимпульса. Однако, так как переключение триггера в сумме выполняется за один синхроимпульс, то такой триггер можно рассматривать как псевдо-однотактный.Схема MS — триггера с инвертором приведена на рисунке (см. Рисунок 6). Схема включает в себя два RS-триггера, управляемых уровнем синхроимпульса: M — триггер на элементах D1-D4 и S — триггер на элементах D5-D8. Синхроимпульс на вторую пару схем совпадения подается через инвертор D9, чем и объяснятся название триггера «МS- триггер с инвертором».Информация заносится в М-триггер по переднему фронту синхроимпульса, а по заднему фронту (по спаду) синхроимпульса — переписывается из М-триггера в S-триггер. Для срабатывания М- и S-триггеров по переднему и заднему фронтам — каждого по своему, в цепи синхросигнала между М- и S-триггерами включается инвертор D9, блокирующий перезапись информации в S — триггер, пока С=1 и выполняется запись в М-триггер.

Rs триггер принцип работы - фотография 98 - изображение 98

Рисунок 7 Универсальный MS-триггер с инвертором

В исходном состоянии (С = 0) оба триггера (М и S) находятся в одинаковых состояниях: в них сохраняется информация, записанная по предыдущему синхроимпульсу. При поступлении синхроимпульса (С=1) новая входная информация записывается в М-триггер. При этом состояние S-триггера и, соответственно, значения на выходах схемы остаются неизменными, т.к. он заблокирован низким уровнем сигнала синхронизации S-триггера, поступающим с выхода D9 на входы D5 и D6. По спаду синхроимпульса на входе С (С=0) состояние М-триггера фиксируется и остается неизменным, пока С=0. Это обеспечивается блокирующими элементами D1 и D2. Таким образом, в MS-триггер записывается информация, установленная на информационных входах непосредственно перед спадом сигнхроимпульса.Одновременно с блокировкой М-триггера синхросигнал S-триггера, поступающий с выхода D9 на входы D5 и D6, становится равным «1», что ведет к перезаписи информации с выходов М-триггера в S-триггер. При этом значения на информационных входах MS-триггера M и S могут изменяться как угодно — они не будут восприняты заблокированным М-триггером.Таким образом, при записи в MS — триггер длительность синхроимпульса может быть произвольной — это не приведет к многократному переключению выходных сигналов, т.к. заблокирован S-тригер, а в процессе установки выходных значений на них не будут влиять изменяющиеся в этот момент информационные сигналы, т.к. заблокирован М-триггер.На практике MS-триггеры дополняются асинхронными информационными входами Sd и Rd, для принудительной установки MS-триггера в единичное или нулевое состояние. Эти установочные сигналы подаются и на M- и на S-триггеры, а также их используют для блокировки входных элементов D1 и D2 для исключения влияния воздействия синхроимпульса в момент асинхронной установки (см. цепи, обозначенные на схеме пунктиром).МS-триггер RS-типа легко преобразовать в Т-триггер или в JK-триггер путем подключения выходов Q и ко входам R и S соответственно. Так как схема MS- триггера фактически работает в двухтактном режиме (по фронту и спаду синхроимпульса), то проблем с многократным переключением триггера из за обратных связей, подобных рассмотренным выше T- и JK -триггерам управляемых уровнем синхросигнала, не будет. Схема приведена на рисунке ниже (Рисунок 8). В случае T-триггера входы J- и К- не используются (D1 и D2 будут двухвходовыми элементами).Параметры, определяющие быстродействие MS-триггера — минимальная длительность (tп) управляющего импульса и максимально возможная частота (f) переключения (при tп = tп min) соответственно равны tп min =2tз ср mах, fmax= 1/(6tз ср mах), где tэ ср mах — наибольшая величина задержки распространения сигнала через логический элемент.

Rs триггер принцип работы - фотография 99 - изображение 99

Рисунок 8 Т-триггер и JK-триггер на основе универсального MS-триггера с инвертором

4.2.2. MS-триггер с запрещающими связями.

Существенным недостатком триггера с инвертором является возможность возникновения в нем опасных состязаний при больших разбросах времени задержки распространения сигнала логических элементов. Если в схемах, представленных выше, tз1 + tз3 > tз4 (tз2 + tз4 > tз9 ), где (tзi — время задержки соответствующего элемента, то процесс занесения информации в М-триггер происходит быстрее, чем будут заблокированы элементы D5 и D6 нулевым сигналом, формируемым на выходе инвертора D9. В этом случае возникает опасность того, что вновь поступившая информация будет также занесена в S-триггер во время действия синхроимпульса, а не по его окончании. В схемах Т-триггера и JK — триггера в счетном режиме это приводит к преждевременному изменению сигналов обратной связи и новому переключения М-триггера. При работе в составе сдвигающего регистра преждевременное изменение информационных сигналов Q и вызывает внесение ложной информации в М -триггер последующего разряда.

Rs триггер принцип работы - фотография 100 - изображение 100

Рисунок 9 МS-триггер с запрещающими связями

От этого недостатка свободен МS-триггер с запрещающими связями (Рисунок 9), в котором функцию инвертора синхросигнала выполняют элементы D1 и D2. При выработке любым из этих элементов управляющего нулевого сигнала (что означает, что М-триггер должен изменить свое состояние) до переключения М-триггера производится блокировка элементов D5 и D6, чем обеспечивается сохранение ранее занесенной информации в S -триггер. Благодаря этому исключаются условия для возникновения опасных состязаний. В остальном принцип работы рассматриваемой схемы ничем не отличается от принципа работы схемы MS-триггера с инвертором.Цепи асинхронной установки организуются аналогичным образом.Схемы Т-триггера и JK-триггера также получаются аналогично описанным для MS-триггера с инвертором.

4.2.3 MS-триггер D-типа.

D — триггер можно реализовывать либо по схеме с инвертором, либо по схеме с запрещающими связями. Так как эти устройства существенно не отличаются, принцип работы D — триггера рассматривается на примере схемы с запрещающими связями (Рисунок 10). D — триггер имеет один информационный вход (р), который играет роль входа S, а сигнал R вырабатывается путем инверсии сигнала S (R = ) на элементе D1. Кроме подключения входа R к выходу элемента D1 схема D-триггера ничем не отличается от описанных ранее.

Rs триггер принцип работы - изображение 101 - изображение 101

Рисунок 10 D-триггер на базе МS-тригера с запрещающими связями

4.2.4 Универсальная трехтриггерная ячейка.

В схеме трехтриггерной ячейки (Рисунок 11) используются три типовых асинхронных RS — триггера, один из которых является основным, и два других — коммутирующими. Коммутирующие триггеры реализованы на элементах D1, D2 и D3, D4, а главный триггер — на элементах D5 и D6. По переднему фронту синхроимпульса на входе С коммутирующие триггеры сохраняют значения со входов и соответственно. С выходов коммутирующих триггеров сигналы попадают на входы установки основного триггера (на элементах D5 и D6) и одновременно с этим на входы блокировки противоположного коммутирующего триггера. Соответственно, если активный уровень «0» подан на вход, это приведет к блокировке нижнего коммутирующего триггера и, соответственно, к невозможности изменения состояния триггера (в данном примере — его установки), до следующего синхроимпульса.

Rs триггер принцип работы - фото 102 - изображение 102

Рисунок 11 Триггерная ячейка на основе трех триггеров

Если соединить выходы со входами, как это показано штриховой линией на рисунке, то получим T — триггер. Для функциональности JK -триггера нужно использовать дополнительные входы элементов D2 и D3.Схема D-триггера может быть получена, также, как описано для МS-триггера — путем подключения на вход R инвертированного сигнала S=D.

4.2.5 Универсальные триггеры с аналоговыми элементами памяти.

Недостатком схем МS-триггеров и трехтриггерных ячеек является большое число логических элементов в их составе: 6-9 шт. Поэтому в настоящее время не менее широко распространены триггерные схемы, в которых в качестве схем памяти (фиксаторов) используются не RS -триггеры, а электронные элементы, способные в течение некоторого интервала времени сохранять электрический заряд. Такую функцию могут выполнять либо конденсаторы, либо барьерные ёмкости переходов, либо для этой цели используется эффект накопления заряда в диодах и транзисторах. Подобные компоненты называют аналоговыми элементами памяти, чем подчеркивается их принципиальное отличие от дискретных (триггерных) элементов памяти. Благодаря применению аналоговых элементов памяти, число радиокомпонентов, входящих в состав универсальных триггеров, приблизительно в 2-3 раза меньше, чем их число в дискретных триггерных схемах. Принцип построения триггеров с аналоговыми элементами памяти рассматривается на примерах построения универсальных JK -триггеров на основе ТТЛ схемы с барьерными запоминающими емкостями.

Источники:

Понравилась статья? Расскажите друзьям:
Оцените статью, для нас это очень важно:
Проголосовавших: 1 чел.
Средний рейтинг: 5 из 5.

Оставить комментарий:

Отправить

Полезные сервисы:

Опрос: Насколько Вам помогла информация на нашем сайте? (Кол-во голосов: 193)
Сразу все понял
Не до конца понял
Пришлось перечитывать несколько раз
Вообще не понял
Как я сюда попал?
Чтобы проголосовать, кликните на нужный вариант ответа. Результаты